布局布线工具LeAPR - 上海立芯软件科技有限公司

Tool Overview

工具概览

LeAPR 是上海立芯 LeDI 数字设计全流程平台中的布局布线核心工具，聚焦超大规模复杂数字芯片的布局布线与物理优化，是数字电路物理设计的关键环节，直接决定芯片的 PPA 指标。
作为国内首款支持超大规模复杂设计的国产布局布线工具，LeAPR 基于上海立芯的核心算法与技术积累，在功能、性能、工艺适配、生态适配等方面形成了显著优势，成为国产数字 EDA 布局布线领域的核心产品。

Tool Highlights

工具亮点

支撑千万级实例设计容量，Runtime 性能表现超越国际主流标杆工具
具备完备 Floorplan 规划能力，搭载多目标协同布局、层次化布线核心技术
实现高效均衡时钟树生成，通过多级 Skew 联动调优，显著加速时序收敛
全面适配成熟工艺及主流 FinFET 先进工艺(包含国产 FinFET 工艺)，整体 PPA 指标比肩国际一流工具
国产先进工艺 DFM、DRC 智能快速修复能力，显著加速 DRC 收敛

布图规划功能

Function Overview

功能概览

LeAPR 提供了完备且易用的布图规划功能，采用通用化流程设计，能够高效处理从简单模块到复杂SoC 的规划任务。其核心优势在于高性能的电源网络构建与严格的物理约束管理。

Feature Highlights

功能亮点

・采用创新的多线程并行算法与预处理技术加速 PG 网络铺设

・提供灵活的物理约束管理机制，全面支持 IO 单元、宏模块、布局阻塞区及电压域分组的设置，确保布局的合理性与合规性

・原生支持 FinFET 工艺节点的特殊 Floorplan 规则检查与修复，满足先进工艺对布图规划的严苛要求

・支持 Physical-only Cell (如 EndCap Cell, WellTap Cell 等)的自动插入与管理，完善物理设计流程

布局及物理优化功能

Feature Overview

功能概览

LeAPR 拥有创新的布局布线和物理优化算法，内嵌创新性的拥塞及时序驱动的布局技术，支持成熟和先进工艺制程，与签核工具保持高度一致性。具有很好的易用性和通用流程设计，可以快速实现超大规模复杂设计所需的大容量和高性能收敛要求。

Feature Highlights

功能亮点

在时序性能上，实现了基于全新的时序预测模型和时钟感知优化技术的时序驱动算法，能够在布局早期预测关键路径的时序，从而实现对时序违规的提前优化
有强大的时钟网络功耗优化能力，支持时钟门控单元自动聚类布局功能，有效降低了时钟网络的翻转活动
面积优化方面，宏单元与混合单元布局算法，能更智能地协调宏单元、电源网络与标准单元布局区的关系，在满足布线通道需求的同时提升了芯片核心区的面积利用率，在同等面积下实现更好的可布线性
工具运行性能方面，基于多线程并行架构和内存管理机制，在处理超大规模（千万级实例数）设计时，内存占用量大幅减少，运行速度大幅提升，极大地提升了设计迭代的效率
工艺支持方面，深度适配先进工艺节点，将关键的可制造性设计规则，如金属最小面积、通孔阵列密度、扩散区凹槽填充等直接建模并融入优化函数，在修复设计规则违例的同时考虑时序和可布线性，实现了先进工艺用例中的设计规则违例清零，极大减轻了后续物理验证和修复的负担

Physical Optimization Strategies

物理优化策略

时钟树综合功能

Feature Overview

功能概览

LeAPR 能够支持高效均衡的时钟分配网络，支持先进工艺和精确的时序分析，实现出色的高频设计时钟树优化。

Feature Highlights

功能亮点

创新性地将时钟树构建前移至布局阶段。通过在布局阶段预创建时钟树，有效缓解传统流程中布局到时钟树综合阶段的拥塞问题，并显著改善时序相关性
针对先进工艺节点深度优化，支持全局与局部时钟偏差的精细化配置。提供定制化的时钟树综合流程，确保最终的时钟树拓扑结构严格符合设计预期
先进的 ICG Clone/Declone 技术。支持动态调整 ICG 分布，并能依据时序数据智能选择克隆对象，在功耗、性能与可布线性之间实现最佳平衡
支持多 Tap 点时钟树构建。允许用户指定多个时钟源点，系统自动智能分配时钟接收端，简化复杂时钟结构的设计流程
在时序性能上，实现了基于全新时钟路径优化技术的有效偏移算法，能够在时序优化中有效的调整时钟树结构，实现有效偏移，WNS 和 TNS 显著优化
拥有独有的 CTS 后时钟网专用绕线处理技术，结合 RC 精准建模与时延闭环控制，有效消除时钟树综合到布线阶段的时序差异，显著提升 Post-CTS 时钟偏差的稳定性

布线功能

Feature Overview

功能概览

LeAPR 拥有独特的层次化布线技术，支持多线程分布式处理，可实现拥塞、时序、可制造性、天线效应等多目标协同优化。通过脚本配置，可支持用户灵活的布线需求，实现千万级实例数网表的绕线。

Feature Highlights

功能亮点

创新性地引入了布局前的布线预判机制。能够提前识别对绕线不友好的布局场景，并在布局阶段自动进行规避与优化，生成“布线友好”的布局结果，从而显著减少后期迭代次数，加速设计收敛
支持多目标协同优化，综合考虑拥塞、时序、可制造性设计、天线效应以及信号完整性等关键约束，确保设计质量的最优化
采用独特的层次化布线技术，结合多线程分布式处理，有效支撑大规模网表的高效绕线，提升吞吐量
支持与签核工具完全匹配的设计规则检测，支持先进工艺特有设计规则的检测和修复
工具修复违例的效率高，在考虑更多设计规则约束的情况下降低运行时间

时序分析和 ECO 功能

Feature Overview

功能概览

LeAPR 平台集成了 Signoff 级 RC 提取、静态时序分析及物理验证引擎，确保从分析到修复全流程的数据一致性。其内置的签核级 ECO 流程能够在不影响设计稳定性的前提下高效完成设计迭代。

Feature Highlights

功能亮点

内嵌签核级时序分析引擎，确保修复建议的准确性和可执行性，避免“假修复”风险
支持 PBA(Path-Based Analysis)、POCV(Parametric On-Chip Variation)等先进模型；集成 AWP(Advanced Waveform Propagation)技术，并对信号完整性(SI)效应进行精确建模与分析，从容应对纳米级设计的复杂性
提供全面的 ECO 解决方案，涵盖从逻辑到物理的完整流程，包括网表 ECO、局部逻辑等价 ECO、局部 Place ECO、局部 Router ECO 等多种 ECO 模式