电源网络检查（Grid Check)

支持对电源网络进行全面的电阻分析，检测开路、短路等供电缺陷，并基于归一化方法准确识别弱连接

支持 instance 最短路径电阻与等效电阻分析；最短路径电阻可快速定位连接薄弱环节，如 memory channel 或 block 边界等供电敏感区域；等效电阻分析则可在设计早期高效预估电压降，并在签核阶段评估关键 instance 的供电鲁棒性

等效电阻在处理容量和计算效率方面突破主流工具处理上限，在保证精度无损的前提下，可实现20倍以上的性能加速

工具亮点

高效可视化分析，定位精准高效

配备简洁易用的图形用户界面(GUI)，支持快速查看设计 layout 及 IR/EM 热点分布，有效辅助用户定位设计缺陷，大幅提升设计迭代效率；

超大规模处理，无损精度加速

支持十亿单元级超大规模设计，基于分布式架构与高效矩阵求解算法，在保证精度无损的前提下实现容量和性能突破，关键功能性能提升超 50 倍；

多工艺节点验证，保障签核级精度

已经过多家头部客户大规模设计用例验证，在成熟与先进工艺节点下的 IR/EM 分析精度与性能均可达到签核级标准。

核心功能

静态电压降分析（Static IR)

静态电压降分析用于评估芯片在稳定工作状态下的电压分布情况，支持基于平均功耗或用户指定的功耗分布进行电压降分析，无需输入瞬态电流波形，适用于设计早期的快速评估

支持对电源网格进行直流分析，可准确识别由供电网络电阻和器件平均功耗所引起的静态压降违例，可借助图形用户界面 (GUI) 快速查看压降热点区域

助力用户在 floorplan 和电源规划阶段发现供电薄弱区域，优化电源网络结构、调整供电点(bump) 排布或改进单元布局，从而有效避免设计后期因压降问题导致的高成本设计迭代与项目返工

动态电压降分析（Dynamic IR)

动态电压降分析用于评估芯片在器件翻转过程中的瞬时电压波动可充分考虑器件的翻转行为、单元延时特性以及去耦电容的充放电效应

支持基于向量 (VCD/fsdb) 或无向量 (vectorless) 模式的动态电压降分析，可仿真最恶劣工作场景下的电压波动，支持查看指定 Instance 或 Bump 的电压波形，助力定位噪声敏感路径与供电瓶颈

支持器件电流与电容模型库 (如 Leda Power Library , LPL) 的读入与处理，确保动态电压降分析达到签核级精度，全面验证供电网络在实际工作条件下的鲁棒性，为高性能、高可靠性芯片设计提供关键依据

电迁移检查（EM check)

支持对电源网络(PG EM)和信号线(SignalEM)进行电迁移可靠性验证，涵盖平均电流(Average)、RMS 电流及峰值电流(Peak)等多种检查模式，全面评估电流负载导致的金属退化风险

依据 Foundry 提供的 EM 规则与电流密度计算，精确输出金属线及通孔的 EM 违例报告，帮助用户识别设计中的电流过载及材料寿命瓶颈

通过图形化界面(GUI)快速高亮违例位置，诊断违规根源，并指导用户采取针对性修复策略，如线宽调整、高层金属布线、插入缓冲器或优化单元负载等，有效提升电路可靠性并缩短修正周期

芯片等效电源模型提取 (Die Power Model)

支持芯片等效电源模型 (DPM) 提取，用于系统级电源完整性协同仿真与分析，可生成标准 SPICE 格式的电源模型，该模型精确保留了芯片的无源 RC 特性及端口动态电流波形

支持在设计不同阶段提取早期和签核级精度的 DPM，并可配置为单端口、多端口及分区多端口模式，以适应不同应用场景

提取的模型能够无缝集成至 Chip-PKG-PCB 联合仿真流程提升系统级电源噪声、压降和电热耦合分析的效率与精度助力实现更早、更准确的系统级协同验证

分析流程

支持 def/lef/lib/spef/vcd 等标准设计文件,无缝接入设计流程

支持国标 RC tech 文件 (Comprehensive Resistance and Capacitance Extraction,CRCX ) , 可基于 foundry tech 快速生成 crcx 文件